

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-014222

(43)Date of publication of application : 19.01.2001

(51)Int.CI.

G06F 12/16  
G06F 12/06

(21)Application number : 11-185861

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 30.06.1999


(72)Inventor : NAKAMURA NOBUTAKA  
NINOMIYA RYOJI

## (54) COMPUTER SYSTEM AND METHOD FOR LIMITING MEMORY MOUNTING

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To improve the reliability of operation in a system using a fast memory by making limitable the mounting form of a memory module into an extended memory slot.

**SOLUTION:** When the power of the system is supplied, a system BIOS(basic I/O system) first detects whether or not a memory module is mounted about each of extended memory slots 13 and 15 by turning on analog switches 17 and 18 in turn. In the case a memory module is not mounted into the slot 15 being farther from a memory controller 121 but mounted only into the slot 13, there is a possibility that memory access can not be executed through a memory bus 4 in a normal way due to the influence involved in the reflection of a signal on the bus 4. Accordingly, in this case, the system BIOS does not perform boot processing but displays a warning message on the screen instead.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-14222

(P2001-14222A)

(43)公開日 平成13年1月19日(2001.1.19)

(51)Int.Cl.  
G 06 F 12/16識別記号  
3 3 0  
12/06F I  
G 06 F 12/16マーク (参考)  
B 5 B 0 1 8  
3 3 0 D 5 B 0 6 0

12/06

5 1 0 D

(21)出願番号 特願平11-185861  
(22)出願日 平成11年6月30日(1999.6.30)

審査請求 未請求 請求項の数10 O.L (全10頁)

(71)出願人 000003078  
株式会社東芝  
神奈川県川崎市幸区堀川町72番地

(72)発明者 中村 伸隆  
東京都青梅市末広町2丁目9番地 株式会社東芝青梅工場内

(72)発明者 二宮 良次  
東京都青梅市末広町2丁目9番地 株式会社東芝青梅工場内


(74)代理人 100058479  
弁理士 鈴江 武彦 (外6名)  
Fターム(参考) 5B018 GA07 HA40 KA01 KA02 MA01  
NA01 QA11  
5B060 MM07

## (54)【発明の名称】 コンピュータシステムおよびメモリ実装制限方法

## (57)【要約】

【課題】拡張メモリスロットに対するメモリモジュールの実装形態を制限できるようし、高速メモリを使用するシステムにおける動作の信頼性の向上を図る。

【解決手段】システムの電源投入時に、システムB IOSは、まず、アナログスイッチ17、18を順番にオンすることにより、拡張メモリスロット13、14それについてメモリモジュールの装着の有無を検出する。メモリコントローラ121から見て遠方の拡張メモリスロット15にメモリモジュールが実装されておらず、拡張メモリスロット15にのみメモリモジュールが実装されている場合には、メモリバス4上の信号の反射による影響により、メモリバス4を介したメモリアクセスが正常に実行できなくなる危険がある。したがって、この場合には、システムB IOSは、ブート処理を行わず、代わりに、警告メッセージを画面表示する。



## 【特許請求の範囲】

【請求項1】 メモリモジュールを装着するための複数の拡張メモリスロットを有するコンピュータシステムにおいて、

メモリバスを介して前記複数の拡張メモリスロットに接続され、前記各拡張メモリスロットのメモリモジュールを制御するメモリコントローラと、  
メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットを検出するための検出手段と、

前記検出手段を用いて、メモリモジュールが装着されている拡張メモリスロットよりも前記メモリコントローラ側から見て物理的に遠い位置に、メモリモジュールが非装着の拡張メモリスロットが存在するか否かを判別し、存在する場合には警告を発生する制御手段とを具備することを特徴とするコンピュータシステム。

【請求項2】 前記検出手段による検出処理は前記コンピュータシステムの電源投入時に実行され、  
前記制御手段は、メモリモジュールが装着されている拡張メモリスロットよりも前記メモリコントローラ側から見て物理的に遠い位置に、メモリモジュールが非装着の拡張メモリスロットが存在する場合には、前記コンピュータシステムの起動処理の実行を禁止することを特徴とする請求項1記載のコンピュータシステム。

【請求項3】 前記各拡張メモリスロットには、前記メモリバスとは別個に、メモリモジュールが装着されているか否かを識別するための信号線路が設けられており、  
前記検出手段は、前記信号線路を用いて、メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットを検出することを特徴とする請求項1記載のコンピュータシステム。

【請求項4】 前記信号線路は、メモリモジュール内に設けられた属性情報記憶用メモリからデータをリードするための信号線路であることを特徴とする請求項3記載のコンピュータシステム。

【請求項5】 前記信号線路は、メモリモジュール装着時にそのメモリモジュール内の接地端子に接続される信号線路であることを特徴とする請求項3記載のコンピュータシステム。

【請求項6】 メモリモジュールを装着するための複数の拡張メモリスロットを有し、拡張メモリスロットに装着されたメモリモジュール内の配線を介して、前段側から後段側の拡張メモリスロットにメモリバス上の信号が伝達されるように構成されたコンピュータシステムにおいて、  
メモリバスを介して、前記各拡張メモリスロットのメモリモジュールを制御するメモリコントローラと、  
メモリモジュールが装着されていない拡張メモリスロットの存在の有無を検出し、存在する場合には警告を発生する制御手段とを具備することを特徴とするコンピュータシステム。

タシステム。

【請求項7】 コンピュータシステムに設けられた複数の拡張メモリスロットへのメモリモジュールの実装形態を制限するためのメモリ実装制限方法であって、  
メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットを検出し、  
メモリモジュールが装着されている拡張メモリスロットよりもメモリコントローラ側から見て物理的に遠い位置に、メモリモジュールが非装着の拡張メモリスロットが存在するか否かを判別し、  
存在する場合には警告を発生することを特徴とするメモリ実装制限方法。

【請求項8】 前記メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットを検出する処理は、前記コンピュータシステムの電源投入時に実行され、  
メモリモジュールが装着されている拡張メモリスロットよりも前記メモリコントローラ側から見て物理的に遠い位置に、メモリモジュールが非装着の拡張メモリスロットが存在する場合には、前記コンピュータシステムの起動処理の実行を禁止することを特徴とする請求項7記載のメモリ実装制限方法。

【請求項9】 メモリモジュールを装着するための複数の拡張メモリスロットを有し、拡張メモリスロットに装着されたメモリモジュール内の配線を介して、前段側から後段側の拡張メモリスロットにメモリバス上の信号が伝達されるように構成されたコンピュータシステムに適用されるメモリ実装制限方法であって、  
メモリモジュールが装着されていない拡張メモリスロットの存在の有無を検出し、  
存在する場合には警告を発生することを特徴とするメモリ実装制限方法。

【請求項10】 前記メモリモジュールが装着されていない拡張メモリスロットの存在の有無を検出する処理は、前記コンピュータシステムの電源投入時に実行され、  
メモリモジュールが装着されていない拡張メモリスロットが存在する場合には、前記コンピュータシステムの起動処理の実行を禁止することを特徴とする請求項9記載のメモリ実装制限方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は複数の拡張メモリスロットを持つコンピュータシステムおよびそのコンピュータシステムにおけるメモリモジュールの実装形態を制限するためのメモリ実装制限方法に関する。

## 【0002】

【従来の技術】 近年、パーソナルコンピュータなどのコンピュータシステムにおいては、システム性能の向上を図るために、メモリ速度の改善が進められている。一般

に、メモリ速度はCPU速度よりも遅い。このため、高速CPUを用いても、メモリ速度がボトルネックとなり十分なシステム性能の向上を行なうことが出来なくなる。これを改善するため、高速メモリの開発が進められており、主記憶として使用されるメモリデバイスは、DRAMからEDOモード付きDRAMへと移行し、また最近では、シンクロナスDRAMまたはRambusDRAMなどの高速メモリデバイスが使用され始めている。

【0003】このようなメモリデバイスの高速化技術に伴い、システム基板上でのメモリアクセスのサイクルタイムも年々高速化されおり、現在では、数百MHz程度の高速メモリバスの設計が必要とされる場合もある。

#### 【0004】

【発明が解決しようとする課題】しかし、高速メモリバスを使用する場合には、電磁障害についての特別な考慮が必要となる。特に、メモリモジュールを必要に応じて増設することが可能な拡張メモリスロットを複数持つシステムにおいては、メモリモジュールの実装形式によってはシステム動作に影響が及ぼされる場合がある。

【0005】すなわち、数十MHz程度以下のメモリバスの場合には、複数の拡張メモリスロットの内のどこからメモリモジュールを増設していくても問題はないが、メモリアクセスのサイクルタイムが高速なシステムの場合には、メモリコントローラから遠いスロットの方からメモリモジュールを実装していかないと、メモリバス上の信号の反射の影響により波形が乱れ、メモリアクセスが正しく実行できなくなる危険がある。

【0006】ところが、従来のシステムでは、ユーザが誤って実装すべきでないメモリスロットにメモリを実装してしまった場合でもそれを検知する機能が設けられておらず、そのままシステム動作が開始されてしまい、動作中にエラーが発生するという問題が生じる。

【0007】本発明はこのような事情に鑑みてなされたものであり、拡張メモリスロットに対するメモリモジュールの実装形態を制限できるようし、高速メモリを使用するシステムにおける動作の信頼性の向上を図ることが可能なコンピュータシステムおよびメモリ実装制限方法を提供することを目的とする。

#### 【0008】

【課題を解決するための手段】上述の課題を解決するため、本発明は、メモリモジュールを装着するための複数の拡張メモリスロットを有するコンピュータシステムにおいて、メモリバスを介して前記複数の拡張メモリスロットに接続され、前記各拡張メモリスロットのメモリモジュールを制御するメモリコントローラと、メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットを検出する検出手段と、前記検出手段を用いて、メモリモジュールが装着されている拡張メモリスロットよりも前記メモリコントローラ側から見て物理的に遠い位置に、メモリモジュールが非装着の拡張

メモリスロットが存在するか否かを判別し、存在する場合には警告を発生する制御手段とを具備することを特徴とする。

【0009】このコンピュータシステムにおいては、メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットとの物理的な位置関係に着眼して実装形態のチェックが行われ、正しく実装されていない場合、つまり、メモリコントローラから遠い位置にメモリモジュールが実装されておらず、近い位置に実装されていた場合には、警告が自動的に発生される。これにより、信号反射に起因する誤動作の問題を解決することができる。なお、警告としては、ユーザに対して、遠い位置のメモリスロットに実装し直すよう促すためのメッセージ表示などを利用することができる。

【0010】特に、前記検出手段による検出処理を前記コンピュータシステムの電源投入時に実行して、メモリモジュールが正しく実装されていない場合にはコンピュータシステムの起動処理の実行を禁止するように構成することにより、メモリモジュールが正しく実装されていない状態のままシステムが起動されることを未然に防止できるようになり、さらなる動作の信頼性の向上を図ることができる。

【0011】また、メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットの検出は、各拡張メモリスロットにメモリバスとは別個に設けられた信号線路を用いて行なうことが好ましい。これにより、メモリバス上の信号反射に影響されることなく、メモリモジュールの装着の有無を正しく検出することが可能となる。

【0012】また、本発明は、メモリモジュールを装着するための複数の拡張メモリスロットを有し、拡張メモリスロットに装着されたメモリモジュール内の配線を介して、前段側から後段側の拡張メモリスロットにメモリバス上の信号が伝達されるように構成されたコンピュータシステムにおいて、メモリバスを介して、前記各拡張メモリスロットのメモリモジュールを制御するメモリコントローラと、メモリモジュールが装着されていない拡張メモリスロットの存在の有無を検出し、存在する場合には警告を発生する制御手段とを具備することを特徴とする。

【0013】分岐配線が不要なRIMM形式のメモリサブシステムを使用した場合には、メモリモジュールが非装着の拡張スロットが1つでもあると、メモリバス上の信号伝達が途切れたり、あるいはインピーダンス不整合などによる信号波形の乱れにより、正常なメモリアクセスを保証することができなくなる。よって、この場合には、メモリモジュールが装着されていない拡張メモリスロットの存在の有無を検出し、存在する場合には警告を発生することにより、メモリモジュールが正しく実装されていない事に起因する誤動作を防止することができ

る。

#### 【0014】

【発明の実施の形態】以下、図面を参照して本発明の実施形態を説明する。

(第1実施形態) 図1には、本発明の第1実施形態に係るコンピュータシステムの構成が示されている。このコンピュータシステムはラップトップタイプまたはノートブックタイプ等のパーソナルコンピュータ(PC)であり、そのコンピュータ本体には、図示のように、CPUバス(プロセッサバス)1、PCIバス2、ISAバス3、メモリバス4、CPU11、ホスト-PCIブリッジ12、拡張メモリスロット13、15、アナログスイッチ17、18、PCI-ISAブリッジ19、グラフィックコントローラ20、およびBIOS-ROM22などが設けられている。

【0015】CPU11は本システム全体の動作を制御するためのものであり、システムBIOSおよびオペレーティングシステムを初め、各種アプリケーションプログラムを実行する。

【0016】ホスト-PCIブリッジ12は、CPUバス1とPCIバス2を双方で接続するブリッジ装置であり、ここには拡張メモリスロット13、15にそれぞれ実装可能なメモリモジュール14、16をアクセス制御するためのメモリコントローラ121が内蔵されている。拡張メモリスロット13、15は図示のようにメモリバス4に分岐接続されており、拡張メモリスロット13、15への分岐配線の部分がインピーダンス不整合の原因となるタップとなる。

【0017】メモリコントローラ121によるメモリモジュール14、16のアクセスは、メモリバス4を介して行われる。この場合、メモリコントローラ121から見て物理的位置が遠方側の拡張メモリスロット15にメモリモジュール16が装着されていない状態で、物理的な位置が近い拡張スロット13にメモリモジュールを装着して使用した場合には、メモリバス4上の信号の反射による影響により、正常なメモリアクセスが実行できなくなる危険がある。したがって、メモリ増設を行う場合には、メモリコントローラ121から遠い側の拡張メモリスロット15の方からメモリモジュールを実装していくことが必要となる。

【0018】本実施形態では、このようなメモリ実装状態の誤りを自動検知する仕組みを設けており、正しく実装されていない場合、つまり、メモリコントローラ121から遠い位置にメモリモジュールが実装されておらず、近い位置に実装されていた場合には、正しく装着し直すことが必要な旨の警告メッセージが自動的に発生される。これにより、信号反射に起因する誤動作を事前に防止することができる。

【0019】メモリモジュール14、16は、それぞれ基板とその上に実装された複数のシンクロナスDRAM

チップから構成されている。また、メモリモジュール14、16には、EEPROM141、161も設けられている。これらEEPROM141、161は、対応するメモリモジュール14、16の属性情報(メモリサイズ、製造メーカ、アクセスタイムなど)を記憶したメモリである。

【0020】拡張メモリスロット13、15には、それぞれ装着されたメモリモジュールのEEPROM141、161からデータを読み取るための信号線路が導出されており、これら信号線路はアナログスイッチ17、18を介して、PCI-ISAブリッジ19に接続されている。EEPROM141、161からデータを読み取るための信号線路としては、I2Cバスなどのシリアルバスを利用することができる。

【0021】アナログスイッチ17、18のオン/オフは、PCI-ISAブリッジ19からのスイッチ信号によって制御される。アナログスイッチ17、18を順番にオンすることにより、EEPROM141、161を交互にアクセスすることができる。

【0022】このようなI2Cバスを介したEEPROM141、161からのデータ読み出しは、本実施形態では、メモリモジュールの装着の有無を各拡張メモリスロット13、15毎に検出するために利用される。このようにメモリバス4とは独立した信号線路を利用してメモリモジュールの装着の有無を検出することにより、メモリモジュールの実装状態が誤っている場合であっても、EEPROM141、161に対するアクセスについては正常に行うことができる。このため、メモリモジュールの装着の有無の誤検知を防止することができる。

【0023】PCI-ISAブリッジ19は、PCIバス2とISAバス3を双方で接続するブリッジ装置であり、ここには、I2Cバスを介してEEPROM141、161をリードアクセスするためのロジックや、前述のアナログスイッチ17、18をオン/オフ制御するためのスイッチ制御回路191が設けられている。EEPROM141、161に対するリードアクセス、およびアナログスイッチ17、18のオン/オフ制御は、BIOS-ROM22に格納されているシステムBIOS(Basic I/O System)によって実行される。

【0024】グラフィックコントローラ20は、ディスプレイモニタ21を制御するためのものであり、オペレーティングシステムやアプリケーションプログラムによって提供される画面をディスプレイモニタ21上に表示する。本実施形態では、グラフィックコントローラ20は、システムBIOSの制御の下、前述の警告メッセージの表示も行う。

【0025】BIOS-ROM22は、システムBIOS(Basic I/O System)を記憶するためのものであり、プログラムの書き替えが可能なようにフラッシュメモリによって構成されている。システムBIOS

は、リアルモードで動作するように構成されている。このシステムBIOSには、システムのパワーオン時や起動時に実行されるPOST (PowerON Self Test) ルーチンと、各種I/Oデバイスを制御するためのデバイスドライバと、システム環境を設定するためのBIOSセットアップルーチンと、各種SMI処理を実行するためのシステム管理プログラム（ランタイム）が含まれている。POSTルーチンには、通常のハードウェアチェックおよび初期化のためのルーチンに加え、メモリ実装状態をチェックし、誤った実装状態であることが検出された場合には、グラフィックコントローラ20を制御して警告メッセージを画面表示するためのルーチンが含まれている。

【0026】（メモリ実装状態チェック処理）次に、図2のフローチャートを参照して、システムBIOSによって実行されるメモリ実装状態チェック処理の手順について説明する。

【0027】PCの電源が投入されると、まず、システムBIOSが起動され、以下の処理が実行される。すなわち、システムBIOSは、まず、アナログスイッチ17, 18を順番にオンすることにより、拡張メモリスロット13, 14それぞれのメモリモジュールの装着の有無を検出する（ステップS101）。この場合、最初に、二つのアナログスイッチ17, 18の一方のみをオンし、そのオンしたアナログスイッチに対応する拡張メモリスロットのメモリモジュールの有無を判別するために、I2Cバスを介してメモリモジュール内のEEPROMデータをリードする。正しくデータがリードできなかった場合はメモリモジュールなしとする。次いで、今度は、二つのアナログスイッチ17, 18の内の他方のみをオンし、EEPROMデータのリードを行う。このようにして、メモリモジュールが装着されている拡張メモリスロットと非装着の拡張メモリスロットが検出される。

【0028】次いで、システムBIOSは、ステップS101の検出結果に基づき、メモリモジュールの実装状態が誤っているか否か、つまり、メモリモジュールが実装されていない拡張メモリスロットが、メモリモジュールが実装されている拡張メモリスロットよりも遠い位置にあるか否かを判断する（ステップS102）。

【0029】メモリコントローラ121から見て物理的に遠い位置の拡張メモリスロット15にメモリモジュール16が装着されておらず、物理的に近い位置の拡張メモリスロット13にメモリモジュール14が接続されている場合には、メモリモジュールの実装状態が誤っていると判断される（ステップS102のYES）。この場合、システムBIOSは、グラフィックスコントローラ20の初期化を行った後（ステップS103）、そのグラフィックスコントローラ20を用いて警告メッセージ（ウォーニングメッセージ）を画面表示し、ユーザに対して

メモリモジュールを正しい位置に実装し直した後にシステムを再起動するよう要求する（ステップS104）。

【0030】一方、メモリモジュールが実装されてない拡張スロットが、メモリモジュールが実装されている拡張スロットよりも遠い位置に存在しない場合には、メモリモジュールが正しく実装されていると判断される（ステップS102のNO）。この場合、システムBIOSは、通常通りメモリモジュールの初期化を行った後、オペレーティングシステムを起動するためのブートストラップ処理を実行する（ステップS105）。

【0031】以上の処理により、メモリモジュールの実装状態に誤りがある状態ではシステムの起動処理が禁止され、正しく実装されている場合にのみシステムの起動処理が行われるようになる。よって、メモリバス4上の信号の反射による誤動作を未然に防止することができる。

【0032】（第2実施形態）図3には、本発明の第2実施形態に係るコンピュータシステムの構成が示されている。本第2実施形態は、図1および図2で説明した第1実施形態に比し、メモリモジュールの装着の有無を検出するための仕組みだけが異なっており、他の点は全て第1実施形態と同じである。

【0033】すなわち、拡張メモリスロット13, 15には、それぞれメモリモジュールが装着された場合にはそのメモリモジュール内のグランド端子に接続される信号線路が導出されている。これら信号線路は、PCI-I ISAブリッジ19のメモリモジュール検出回路192に接続されている。各信号線路はシステム内では図示のようにプルアップされているので、該当する拡張メモリスロットにメモリモジュールが装着されていない場合には“H”レベル、装着されている場合には“L”レベルに設定される。

【0034】メモリモジュール検出回路192は、各信号線路の電位に基づいて拡張メモリスロット13, 15のそれぞれについてメモリモジュールの実装の有無を検出し、その検出結果をPCI-I ISAブリッジ19のレジスタなどにセットする。このレジスタの値をリードすることにより、システムBIOSは、メモリモジュールの実装状態が誤っているか否か、つまり、メモリモジュールが実装されていない拡張メモリスロットが、メモリモジュールが実装されている拡張メモリスロットよりも遠い位置にあるか否かを判断することができる。

【0035】本第2実施形態においても、メモリバス4を用いずにメモリモジュールの有無を正しく検出することができる。

【0036】なお、以上の第1および第2実施形態のメモリ実装状態制限方法は、2つの拡張メモリスロットが用意されている場合についてのみ説明したが、3つ以上の拡張メモリスロットを備えたシステムにおいても、同様にして適用することができる。この場合、もしひとつ

でもメモリモジュールが実装されてない拡張スロットが、メモリモジュールが実装されている拡張スロットより遠い位置にある場合は、メモリモジュールの実装状態が誤っていると判断され、警告メッセージが表示される。

**【0037】**(第3実施形態) 図4には、本発明の第3実施形態に係るコンピュータシステムの構成が示されている。本第3実施形態は、分岐配線が不要なR I MM形式のメモリサブシステムを使用した場合の例である。図4にはメモリモジュール周辺の回路構成のみが抽出して示されているが、システムの基本構成は図1と同じである。

**【0038】**R I MM形式のメモリサブシステムにおいては、図示のように、拡張メモリスロットに装着されたメモリモジュール内の配線を介して、メモリバス4上の信号が伝達される。すなわち、メモリコントローラ121に一端が接続されたメモリバス4は、メモリコントローラ121に近い前段側の拡張メモリスロット101およびそこに実装されたメモリモジュール201内の配線を通して、次段の拡張メモリスロット102およびメモリモジュール202に伝達され、そしてメモリモジュール202内の配線を介してさらに最終段の拡張メモリスロット103およびメモリモジュール203に伝達される。そして、メモリバス4の終端は、メモリモジュール203内の配線を通して、終端抵抗や終端電圧から構成されるターミネーションに接続される。

**【0039】**メモリモジュール201～203としては、Rambus DRAMを使用したR I MMモジュールが使用される。また、これらメモリモジュール201～203には、EEPROM301～303も設けられている。これらEEPROM301～303は、対応するメモリモジュール201～203の属性情報(メモリサイズ、製造メーカー、アクセスタイムなど)を記憶したメモリである。

**【0040】**このように一筆書き配線を用いたR I MM形式のメモリサブシステムでは、拡張メモリスロット101から103の全てにメモリモジュールを実装することが必要となり、もし一つでもメモリモジュールが実装されてない拡張メモリスロットが存在すると、メモリバス4上の信号伝達が途切れたり、あるいはインピーダンス不整合に起因する反射による信号波形の乱れにより、メモリバス4を介した正常なメモリアクセスは実行できなくなる。もしメモリモジュールを3つ使用する必要がない場合には、整合用インピーダンスと内部配線のみの空きモジュール(メモリサイズ=0)を実装して、終端までつないでおくことが必要となる。

**【0041】**拡張メモリスロット101, 102, 103には、それぞれ装着されたメモリモジュールのEEPROM301, 302, 303からデータを読み取るための信号線路が導出されており、これら信号線路はアナ

ログスイッチ401, 402, 403を介して、PCI-ISAブリッジ19に接続されている。EEPROM301, 302, 303からデータを読み取るための信号線路としては、第1実施形態と同じく、I2Cバスなどのシリアルバスを利用することができる。

**【0042】**アナログスイッチ401, 402, 403のオン/オフは、PCI-ISAブリッジ19に設けられたスイッチ制御回路193からのスイッチ信号によって制御される。アナログスイッチ17, 18を順番にオンすることにより、EEPROM301, 302, 303を順番にアクセスすることができる。

**【0043】**このようなI2Cバスを介したEEPROM301, 302, 303からのデータ読み出しは、本実施形態では、メモリモジュールの装着の有無を各拡張メモリスロット101, 102, 103毎に検出するために利用される。このようにメモリバス4とは独立した信号線路を利用してメモリモジュールの装着の有無を検出することにより、メモリモジュールの実装状態が誤っている場合であっても、EEPROM301, 302, 303に対するアクセスについては正常に行うことができる。このため、メモリモジュールの装着の有無の誤検知を防止することができる。

**【0044】**(メモリ実装状態チェック処理) 次に、図5のフローチャートを参照して、システムB IOSによって実行されるメモリ実装状態チェック処理の手順について説明する。

**【0045】**PCの電源が投入されると、まず、システムB IOSが起動され、以下の処理が実行される。すなわち、システムB IOSは、まず、アナログスイッチ401, 402, 403を順番にオンすることにより、拡張メモリスロット101, 102, 103それぞれのメモリモジュールの装着の有無を検出する(ステップS201)。この場合、正しくデータがリードできなかった場合はメモリモジュールなしとする。

**【0046】**次いで、システムB IOSは、ステップS201の検出結果に基づき、メモリモジュールの実装状態が正しいかどうか、つまり、全ての拡張メモリスロット101, 102, 103にメモリモジュールが実装されているか否かを判断する(ステップS202)。

**【0047】**空きメモリモジュールも含めて、全ての拡張メモリスロット101, 102, 103にメモリモジュールが実装されている場合には、メモリモジュールが正しく実装していると判断される(ステップS202のYES)。この場合、システムB IOSは、通常通りメモリモジュールの初期化を行った後、オペレーティングシステムを起動するためのブートストラップ処理を実行する(ステップS205)。

**【0048】**一方、ひとつでもメモリモジュールが装着されてない拡張メモリスロットが存在する場合には、メモリモジュールの実装状態が誤っていると判断される

(ステップS202のNO)。この場合、システムB IOSは、グラフィックスコントローラ20の初期化を行った後(ステップS203)、そのグラフィックスコントローラ20を用いて警告メッセージ(ウォーニングメッセージ)を画面表示し、ユーザに対してメモリモジュールを正しく実装し直した後にシステムを再起動するよう要求する(ステップS204)。

**【0049】**(第4実施形態)図6には、本発明の第4実施形態に係るコンピュータシステムの構成が示されている。本第4実施形態は、図4および図5で説明した第3実施形態に比し、メモリモジュールの装着の有無を検出するための仕組みだけが異なっており、他の点は全て第3実施形態と同じである。

**【0050】**すなわち、拡張メモリスロット101、102、103には、それぞれメモリモジュールが装着された場合にはそのメモリモジュール内のグランド端子に接続される信号線路が導出されている。これら信号線路は、PCI-I SAブリッジ19のメモリモジュール検出回路194に接続されている。各信号線路はシステム内では図示のようにプルアップされているので、該当する拡張メモリスロットにメモリモジュールが装着されていない場合には“H”レベル、装着されている場合には“L”レベルに設定される。

**【0051】**メモリモジュール検出回路194は、各信号線路の電位に基づいて拡張メモリスロット101、102、103それぞれについてメモリモジュールの実装の有無を検出し、その検出結果をPCI-I SAブリッジ19のレジスタなどにセットする。このレジスタの値をリードすることにより、システムB IOSは、メモリモジュールの実装状態が誤っているか否か、つまり、ひとつでもメモリモジュールが装着されていない拡張メモリスロットが存在するか否かを判断することができる。

**【0052】**以上説明したように、本発明の各実施形態によれば、拡張メモリスロットに対するメモリモジュールの実装状態が正しいかどうか検出し、正しくない場合には、警告メッセージを表示して正しく実装し直すようにユーザに促すことにより、メモリモジュールの実装形態を制限することが可能となる。

**【0053】**なお、警告メッセージを画面表示する代わ

りに、音や、LEDランプで警告したり、アニメーション表示によって警告を行うようにしても良い。

#### 【0054】

**【発明の効果】**以上説明したように、本発明によれば、拡張メモリスロットに対してメモリモジュールが正しく実装されているかどうかを検出することによって、拡張メモリスロットに対するメモリモジュールの実装形態を制限できるようになり、高速メモリを使用するシステムにおける動作の信頼性の向上を図ることが可能となる。

#### 【図面の簡単な説明】

**【図1】**本発明の第1実施形態に係るコンピュータシステムの構成を示すブロック図。

**【図2】**同第1実施形態のシステムで実行されるメモリ実装状態チェック処理の手順を示すフローチャート。

**【図3】**本発明の第2実施形態に係るコンピュータシステムの構成を示すブロック図。

**【図4】**本発明の第3実施形態に係るコンピュータシステムの構成を示すブロック図。


**【図5】**同第3実施形態のシステムで実行されるメモリ実装状態チェック処理の手順を示すフローチャート。

**【図6】**本発明の第4実施形態に係るコンピュータシステムの構成を示すブロック図。


#### 【符号の説明】

- 1 1…CPU
- 1 2…ホストーPCIブリッジ
- 1 3, 1 5…拡張メモリスロット
- 1 4, 1 6…メモリモジュール
- 1 7, 1 8…アナログスイッチ
- 1 9…PCI-I SAブリッジ
- 2 0…グラフィックスコントローラ
- 2 2…BIOS-ROM
- 1 2 1…メモリコントローラ
- 1 4 1, 1 6 1…EEPROM
- 1 0 1～1 0 3…拡張メモリスロット
- 1 9 1, 1 9 3…スイッチ制御回路
- 1 9 2, 1 9 4…メモリモジュール検出回路
- 2 0 1～2 0 3…メモリモジュール
- 3 0 1～3 0 3…EEPROM


【図1】




【図3】




【図4】



【図2】



【図5】



【図6】

